FPGA-based Low Latency Square Root CORDIC Algorithm

Guardado en:

Detalles Bibliográficos
Publicado en:	Journal of Telecommunications and Information Technology no. 1 (2025), p. 21
Autor principal:	Węgrzyn, Mariusz
Otros Autores:	Voytusik, Stepan, Gavkalova, Nataliia
Publicado:	Instytut Lacznosci - Panstwowy Instytut Badawczy (National Institute of Telecommunications)
Materias:	Xilinx Inc Central processing units > CPUs Control algorithms Neural networks Digital signal processing Graphics processing units Lookup tables Computer vision Digital computers Signal processing Edge computing Digital filters Mathematical functions Approximation Numerical analysis Algorithms Methods Field programmable gate arrays Machine learning Floating point arithmetic Telecommunications
Acceso en línea:	Citation/Abstract Full Text Full Text - PDF
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Sea el primero en dejar un comentario!