Embedded Streaming Hardware Accelerators Interconnect Architectures and Latency Evaluation

محفوظ في:

التفاصيل البيبلوغرافية
الحاوية / القاعدة:	Electronics vol. 14, no. 8 (2025), p. 1513
المؤلف الرئيسي:	Cristian-Tiberius, Axinte
مؤلفون آخرون:	Stan, Andrei, Vasile-Ion, Manta
منشور في:	MDPI AG
الموضوعات:	Software Central processing units > CPUs Random access memory Computer architecture Hardware Communication Microprocessors Signal processing Neural networks Network latency Design Architecture Embedded systems Transmitters Block diagrams First in-first out protocols Field programmable gate arrays Resource utilization System on chip Energy consumption Accelerators Interfaces
الوصول للمادة أونلاين:	Citation/Abstract Full Text + Graphics Full Text - PDF
الوسوم:	إضافة وسم لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!