Embedded Streaming Hardware Accelerators Interconnect Architectures and Latency Evaluation

Uloženo v:

Podrobná bibliografie
Vydáno v:	Electronics vol. 14, no. 8 (2025), p. 1513
Hlavní autor:	Cristian-Tiberius, Axinte
Další autoři:	Stan, Andrei, Vasile-Ion, Manta
Vydáno:	MDPI AG
Témata:	Software Central processing units > CPUs Random access memory Computer architecture Hardware Communication Microprocessors Signal processing Neural networks Network latency Design Architecture Embedded systems Transmitters Block diagrams First in-first out protocols Field programmable gate arrays Resource utilization System on chip Energy consumption Accelerators Interfaces
On-line přístup:	Citation/Abstract Full Text + Graphics Full Text - PDF
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!