DMR-SCL: A Design and Verification Framework for Redundancy-Based Resilient Asynchronous Sleep Convention Logic Circuits

Guardado en:

Detalles Bibliográficos
Publicado en:	Electronics vol. 14, no. 5 (2025), p. 884
Autor principal:	Datta, Mithun
Otros Autores:	Mazumder, Dipayan, Bodoh, Alexander C, Sakib, Ashiq A
Publicado:	MDPI AG
Materias:	Null convention logic Logic circuits Sleep Verification Integrated circuits Boolean Latch-up Radiation effects Electromagnetic interference Circuits Design Errors Registration Single Event Effects Radiation Benchmarks Redundancy Single event upsets
Acceso en línea:	Citation/Abstract Full Text + Graphics Full Text - PDF
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Sea el primero en dejar un comentario!