Embedded Streaming Hardware Accelerators Interconnect Architectures and Latency Evaluation

Сохранить в:

Библиографические подробности
Опубликовано в::	Electronics vol. 14, no. 8 (2025), p. 1513
Главный автор:	Cristian-Tiberius, Axinte
Другие авторы:	Stan, Andrei, Vasile-Ion, Manta
Опубликовано:	MDPI AG
Предметы:	Software Central processing units > CPUs Random access memory Computer architecture Hardware Communication Microprocessors Signal processing Neural networks Network latency Design Architecture Embedded systems Transmitters Block diagrams First in-first out protocols Field programmable gate arrays Resource utilization System on chip Energy consumption Accelerators Interfaces
Online-ссылка:	Citation/Abstract Full Text + Graphics Full Text - PDF
Метки:	Добавить метку Нет меток, Требуется 1-ая метка записи!