Verification methods for complex-functional blocks in CAD for chips deep submicron design standards

সংরক্ষণ করুন:

গ্রন্থ-পঞ্জীর বিবরন
প্রকাশিত:	E3S Web of Conferences vol. 376 (2023), p. n/a
প্রধান লেখক:	Zolnikov, Vladimir
অন্যান্য লেখক:	Zolnikov, Konstantin, Ilina, Nadezhda, Grabovy, Kirill
প্রকাশিত:	EDP Sciences
বিষয়গুলি:	Russia Very large scale integration Design standards Verification Circuit design Integrated circuits Software Semiconductors Environmental
অনলাইন ব্যবহার করুন:	Citation/Abstract Full Text - PDF
ট্যাগগুলো:	ট্যাগ যুক্ত করুন কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!

বিবরন
সার সংক্ষেপ:	The article discusses the design stages of very large-scale integrated circuits (VLSI) and the features of the procedure for verifying complex-functional VLSI blocks. The main approaches to microcircuit verification procedures are analyzed to minimize the duration of verification cycles. In practice, a combination of several approaches to verification is usually used.
আইএসএসএন:	2555-0403 2267-1242
ডিওআই:	10.1051/e3sconf/202337601090
সম্পদ:	Engineering Database