Verification methods for complex-functional blocks in CAD for chips deep submicron design standards

Đã lưu trong:

Chi tiết về thư mục
Xuất bản năm:	E3S Web of Conferences vol. 376 (2023), p. n/a
Tác giả chính:	Zolnikov, Vladimir
Tác giả khác:	Zolnikov, Konstantin, Ilina, Nadezhda, Grabovy, Kirill
Được phát hành:	EDP Sciences
Những chủ đề:	Russia Very large scale integration Design standards Verification Circuit design Integrated circuits Software Semiconductors Environmental
Truy cập trực tuyến:	Citation/Abstract Full Text - PDF
Các nhãn:	Thêm thẻ Không có thẻ, Là người đầu tiên thẻ bản ghi này!

Miêu tả
Bài tóm tắt:	The article discusses the design stages of very large-scale integrated circuits (VLSI) and the features of the procedure for verifying complex-functional VLSI blocks. The main approaches to microcircuit verification procedures are analyzed to minimize the duration of verification cycles. In practice, a combination of several approaches to verification is usually used.
số ISSN:	2555-0403 2267-1242
DOI:	10.1051/e3sconf/202337601090
Nguồn:	Engineering Database