Heuristics to minimize makespan of parallel batch processing machines

التفاصيل البيبلوغرافية

الحاوية / القاعدة:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
المؤلف الرئيسي:	Damodaran, Purushothaman
مؤلفون آخرون:	Ping-Yu, Chang
منشور في:	Springer Nature B.V.
الموضوعات:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
الوصول للمادة أونلاين:	Citation/Abstract Full Text - PDF
الوسوم:	إضافة وسم لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!