Heuristics to minimize makespan of parallel batch processing machines

Xehetasun bibliografikoak

Argitaratua izan da:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
Egile nagusia:	Damodaran, Purushothaman
Beste egile batzuk:	Ping-Yu, Chang
Argitaratua:	Springer Nature B.V.
Gaiak:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
Sarrera elektronikoa:	Citation/Abstract Full Text - PDF
Etiketak:	Etiketa erantsi Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!