Heuristics to minimize makespan of parallel batch processing machines

Dettagli Bibliografici

Pubblicato in:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
Autore principale:	Damodaran, Purushothaman
Altri autori:	Ping-Yu, Chang
Pubblicazione:	Springer Nature B.V.
Soggetti:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
Accesso online:	Citation/Abstract Full Text - PDF
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!