Heuristics to minimize makespan of parallel batch processing machines

Bibliographische Detailangaben

Veröffentlicht in:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
1. Verfasser:	Damodaran, Purushothaman
Weitere Verfasser:	Ping-Yu, Chang
Veröffentlicht:	Springer Nature B.V.
Schlagworte:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
Online-Zugang:	Citation/Abstract Full Text - PDF
Tags:	Tag hinzufügen Keine Tags, Fügen Sie das erste Tag hinzu!