Heuristics to minimize makespan of parallel batch processing machines

Bibliografiset tiedot

Julkaisussa:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
Päätekijä:	Damodaran, Purushothaman
Muut tekijät:	Ping-Yu, Chang
Julkaistu:	Springer Nature B.V.
Aiheet:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
Linkit:	Citation/Abstract Full Text - PDF
Tagit:	Lisää tagi Ei tageja, Lisää ensimmäinen tagi!