Heuristics to minimize makespan of parallel batch processing machines

Bibliografiska uppgifter

I publikationen:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
Huvudupphov:	Damodaran, Purushothaman
Övriga upphov:	Ping-Yu, Chang
Utgiven:	Springer Nature B.V.
Ämnen:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
Länkar:	Citation/Abstract Full Text - PDF
Taggar:	Lägg till en tagg Inga taggar, Lägg till första taggen!