Heuristics to minimize makespan of parallel batch processing machines

Détails bibliographiques

Publié dans:	The International Journal of Advanced Manufacturing Technology vol. 37, no. 9-10 (Jun 2008), p. 1005
Auteur principal:	Damodaran, Purushothaman
Autres auteurs:	Ping-Yu, Chang
Publié:	Springer Nature B.V.
Sujets:	Printed circuits Production scheduling Batch processing Simulated annealing Heuristic Circuit boards
Accès en ligne:	Citation/Abstract Full Text - PDF
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!