A Novel Reconfigurable Vector-Processed Interleaving Algorithm for a DVB-RCS2 Turbo Encoder

محفوظ في:

التفاصيل البيبلوغرافية
الحاوية / القاعدة:	Electronics vol. 14, no. 13 (2025), p. 2600-2617
المؤلف الرئيسي:	Bensimon Moshe
مؤلفون آخرون:	Boxerman Ohad, Ben-Shimol Yehuda, Manor Erez, Greenberg, Shlomo
منشور في:	MDPI AG
الموضوعات:	Wireless communications Channel capacity Satellite communications Hardware Error correction Turbo codes Architecture Data transmission Codes Coders Efficiency Data integrity Embedded systems Error correction & detection Digital video Communications systems Algorithms Vector processing (computers) Data storage Modular structures Permutations Real time Array processors
الوصول للمادة أونلاين:	Citation/Abstract Full Text + Graphics Full Text - PDF
الوسوم:	إضافة وسم لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!

كن أول من يترك تعليقا!