A Novel Reconfigurable Vector-Processed Interleaving Algorithm for a DVB-RCS2 Turbo Encoder

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	Electronics vol. 14, no. 13 (2025), p. 2600-2617
1. Verfasser:	Bensimon Moshe
Weitere Verfasser:	Boxerman Ohad, Ben-Shimol Yehuda, Manor Erez, Greenberg, Shlomo
Veröffentlicht:	MDPI AG
Schlagworte:	Wireless communications Channel capacity Satellite communications Hardware Error correction Turbo codes Architecture Data transmission Codes Coders Efficiency Data integrity Embedded systems Error correction & detection Digital video Communications systems Algorithms Vector processing (computers) Data storage Modular structures Permutations Real time Array processors
Online-Zugang:	Citation/Abstract Full Text + Graphics Full Text - PDF
Tags:	Tag hinzufügen Keine Tags, Fügen Sie das erste Tag hinzu!

Schreiben Sie den ersten Kommentar!