A Novel Reconfigurable Vector-Processed Interleaving Algorithm for a DVB-RCS2 Turbo Encoder

Պահպանված է:

Մատենագիտական մանրամասներ
Հրատարակված է:	Electronics vol. 14, no. 13 (2025), p. 2600-2617
Հիմնական հեղինակ:	Bensimon Moshe
Այլ հեղինակներ:	Boxerman Ohad, Ben-Shimol Yehuda, Manor Erez, Greenberg, Shlomo
Հրապարակվել է:	MDPI AG
Խորագրեր:	Wireless communications Channel capacity Satellite communications Hardware Error correction Turbo codes Architecture Data transmission Codes Coders Efficiency Data integrity Embedded systems Error correction & detection Digital video Communications systems Algorithms Vector processing (computers) Data storage Modular structures Permutations Real time Array processors
Առցանց հասանելիություն:	Citation/Abstract Full Text + Graphics Full Text - PDF
Ցուցիչներ:	Ավելացրեք ցուցիչ Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!

Եղիր առաջինը, ով թողնում է մեկնաբանություն!