A Novel Reconfigurable Vector-Processed Interleaving Algorithm for a DVB-RCS2 Turbo Encoder

Enregistré dans:

Détails bibliographiques
Publié dans:	Electronics vol. 14, no. 13 (2025), p. 2600-2617
Auteur principal:	Bensimon Moshe
Autres auteurs:	Boxerman Ohad, Ben-Shimol Yehuda, Manor Erez, Greenberg, Shlomo
Publié:	MDPI AG
Sujets:	Wireless communications Channel capacity Satellite communications Hardware Error correction Turbo codes Architecture Data transmission Codes Coders Efficiency Data integrity Embedded systems Error correction & detection Digital video Communications systems Algorithms Vector processing (computers) Data storage Modular structures Permutations Real time Array processors
Accès en ligne:	Citation/Abstract Full Text + Graphics Full Text - PDF
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Soyez le premier à ajouter un commentaire!