Verification methods for complex-functional blocks in CAD for chips deep submicron design standards

Bibliographische Detailangaben

Veröffentlicht in:	E3S Web of Conferences vol. 376 (2023), p. n/a
1. Verfasser:	Zolnikov, Vladimir
Weitere Verfasser:	Zolnikov, Konstantin, Ilina, Nadezhda, Grabovy, Kirill
Veröffentlicht:	EDP Sciences
Schlagworte:	Russia Very large scale integration Design standards Verification Circuit design Integrated circuits Software Semiconductors Environmental
Online-Zugang:	Citation/Abstract Full Text - PDF
Tags:	Tag hinzufügen Keine Tags, Fügen Sie das erste Tag hinzu!