Verification methods for complex-functional blocks in CAD for chips deep submicron design standards

Détails bibliographiques

Publié dans:	E3S Web of Conferences vol. 376 (2023), p. n/a
Auteur principal:	Zolnikov, Vladimir
Autres auteurs:	Zolnikov, Konstantin, Ilina, Nadezhda, Grabovy, Kirill
Publié:	EDP Sciences
Sujets:	Russia Very large scale integration Design standards Verification Circuit design Integrated circuits Software Semiconductors Environmental
Accès en ligne:	Citation/Abstract Full Text - PDF
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!