Verification methods for complex-functional blocks in CAD for chips deep submicron design standards

Dettagli Bibliografici

Pubblicato in:	E3S Web of Conferences vol. 376 (2023), p. n/a
Autore principale:	Zolnikov, Vladimir
Altri autori:	Zolnikov, Konstantin, Ilina, Nadezhda, Grabovy, Kirill
Pubblicazione:	EDP Sciences
Soggetti:	Russia Very large scale integration Design standards Verification Circuit design Integrated circuits Software Semiconductors Environmental
Accesso online:	Citation/Abstract Full Text - PDF
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!