Hardware Accelerator Design by Using RT-Level Power Optimization Techniques on FPGA for Future AI Mobile Applications

Αποθηκεύτηκε σε:

Λεπτομέρειες βιβλιογραφικής εγγραφής
Εκδόθηκε σε:	Electronics vol. 14, no. 16 (2025), p. 3317-3329
Κύριος συγγραφέας:	Achyuth, Gundrapally
Άλλοι συγγραφείς:	Shah, Yatrik Ashish, Vemuri, Sai Manohar, Choi Kyuwon (Ken)
Έκδοση:	MDPI AG
Θέματα:	Xilinx Inc Electric vehicles Applications programs Optimization techniques Artificial neural networks Optimization Mobile computing Mathematical functions Power management Unmanned aerial vehicles Field programmable gate arrays Object recognition Python Real time Constraints Surveillance systems Design techniques Efficiency
Διαθέσιμο Online:	Citation/Abstract Full Text + Graphics Full Text - PDF
Ετικέτες:	Προσθήκη ετικέτας Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!

καταχωρήστε σχόλιο πρώτοι!