Hardware Accelerator Design by Using RT-Level Power Optimization Techniques on FPGA for Future AI Mobile Applications

में बचाया:

ग्रंथसूची विवरण
में प्रकाशित:	Electronics vol. 14, no. 16 (2025), p. 3317-3329
मुख्य लेखक:	Achyuth, Gundrapally
अन्य लेखक:	Shah, Yatrik Ashish, Vemuri, Sai Manohar, Choi Kyuwon (Ken)
प्रकाशित:	MDPI AG
विषय:	Xilinx Inc Electric vehicles Applications programs Optimization techniques Artificial neural networks Optimization Mobile computing Mathematical functions Power management Unmanned aerial vehicles Field programmable gate arrays Object recognition Python Real time Constraints Surveillance systems Design techniques Efficiency
ऑनलाइन पहुंच:	Citation/Abstract Full Text + Graphics Full Text - PDF
टैग:	टैग जोड़ें कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!

टिप्पणी देने वाले पहले व्यक्ति बनें!