Hardware Accelerator Design by Using RT-Level Power Optimization Techniques on FPGA for Future AI Mobile Applications

Збережено в:

Бібліографічні деталі
Опубліковано в::	Electronics vol. 14, no. 16 (2025), p. 3317-3329
Автор:	Achyuth, Gundrapally
Інші автори:	Shah, Yatrik Ashish, Vemuri, Sai Manohar, Choi Kyuwon (Ken)
Опубліковано:	MDPI AG
Предмети:	Xilinx Inc Electric vehicles Applications programs Optimization techniques Artificial neural networks Optimization Mobile computing Mathematical functions Power management Unmanned aerial vehicles Field programmable gate arrays Object recognition Python Real time Constraints Surveillance systems Design techniques Efficiency
Онлайн доступ:	Citation/Abstract Full Text + Graphics Full Text - PDF
Теги:	Додати тег Немає тегів, Будьте першим, хто поставить тег для цього запису!

Будьте першим, хто залишить коментар!